• Docket No. 241984US2

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

| IN RE APPI               | LICATION OF: Takuma H  | HARA, et al.   |                              | GAU:   |
|--------------------------|--|--|------------------------------|--|
| SERIAL NO                | ):New Application  |  |                              | EXAMINER:  |
| FILED:                   | Herewith   |  |                              |  |
| FOR:                     | SEMICONDUCTOR DE   | VICE   |                              |  |
|                          |  | REQUEST FOR PR   | IORITY                       |  |
|                          | ONER FOR PATENTS<br>RIA, VIRGINIA 22313  |  |                              |  |
| SIR:                     |  |  |                              |  |
| ☐ Full bene<br>provision | efit of the filing date of U.S. ns of 35 U.S.C. §120.  | S. Application Serial Number   | , filed                      | , is claimed pursuant to the                         |
| ☐ Full bene §119(e):     | efit of the filing date(s) of I  | U.S. Provisional Application( <u>Application No.</u>                                   | s) is claimed<br><u>Date</u> | pursuant to the provisions of <b>35 U.S.C.</b> Filed |
| Applicar the provi       | nts claim any right to priori<br>isions of 35 U.S.C. §119, a   | ity from any earlier filed appli<br>is noted below.                                    | cations to wh                | ich they may be entitled pursuant to                 |
| In the matter            | of the above-identified app  | plication for patent, notice is l  | nereby given                 | that the applicants claim as priority:               |
| COUNTRY<br>Japan         |  | APPLICATION NUMBER 2002-256774   |                              | MONTH/DAY/YEAR<br>September 2, 2002                  |
|                          | oies of the corresponding Coabmitted herewith  | onvention Application(s)   |                              |  |
| □ will b                 | e submitted prior to payme   | ent of the Final Fee   |                              |  |
|                          | filed in prior application So  |  |                              |  |
| Recei                    | submitted to the Internation ipt of the certified copies by welledged as evidenced by the control of the contro | nal Bureau in PCT Application y the International Bureau in a the attached PCT/IB/304. | on Number<br>a timely mani   | ner under PCT Rule 17.1(a) has been                  |
| □ (A) A                  | application Serial No.(s) we   | ere filed in prior application S   | erial No.                    | filed ; and  |
| □ (B) A                  | pplication Serial No.(s)   |  |                              |  |
|                          | are submitted herewith   |  |                              |  |
|                          | will be submitted prior to   | payment of the Final Fee   |                              |  |
|                          |  |  | Respectfull                  | y Submitted,   |
|                          |  |  |                              | PIVAK, McCLELLAND,<br>NEUSTADT, P.C.                 |
|                          |  |  | <u> </u>                     | G/m MGrllant   |
|                          |  |  | Marvin J. S<br>Registration  | pivak<br>1 No. 24,913                                |
| 228                      | 50   |  |                              | C. Irvin McClelland                                  |
| Tel. (703) 413-3         |  |  | Regis                        | tration Number 21,124                                |

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月 2日

出 願 番 号

Application Number:

特願2002-256774

[ ST.10/C ]:

[JP2002-256774]

出 願 人
Applicant(s):

株式会社東芝

2003年 3月24日

特 許 庁 長 官 Commissioner, Japan Patent Office



## 特2002-256774

【書類名】 特許願

【整理番号】 PTS0184

【提出日】 平成14年 9月 2日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/73

【発明の名称】 半導体装置

【請求項の数】 15

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 原 琢磨

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 北川 光彦

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100088487

【弁理士】

【氏名又は名称】 松山 允之

【選任した代理人】

【識別番号】 100108062

【弁理士】

【氏名又は名称】 日向寺 雅彦

【手数料の表示】

【予納台帳番号】 087469

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

半導体装置

【特許請求の範囲】

【請求項1】

第1の主電極と、

第2の主電極と、

第1導電型の半導体ベース領域と、

前記半導体ベース領域を貫通して形成されたトレンチ内に絶縁膜を介して設けられたゲート電極と、

前記半導体ベース領域の下に設けられた第2導電型の半導体領域及び第1導電型の半導体領域と、

を備え、

前記第1及び第2の主電極の間に所定方向の電圧を印加した時のこれら電極間 の電流の流れを、前記ゲート電極に印加する電圧に応じて制御可能とした半導体 装置であって、

前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部分から 伸びる空乏化領域が前記トレンチに至ることを特徴とする半導体装置。

## 【請求項2】

前記所定方向の電圧を印加した時に、前記第2導電型の半導体領域と前記第1 導電型の半導体領域との接合部に形成されるpn接合に順方向の電圧が印加されることを特徴とする請求項1記載の半導体装置。

#### 【請求項3】

前記第1導電型の半導体領域は、前記トレンチに接して設けられたことを特徴とする請求項1または2に記載の半導体装置。

#### 【請求項4】

前記トレンチの底部は、前記第1導電型の半導体領域内に設けられたことを特徴とする請求項1~3のいずれか1つに記載の半導体装置。

#### 【請求項5】

前記半導体ベース領域の下に、複数の前記第2導電型の半導体領域と複数の前

記第1導電型の半導体領域とが交互に積層されてなることを特徴とする請求項1 ~4のいずれか1つに記載の半導体装置。

### 【請求項6】

前記第1導電型の半導体領域は、前記トレンチから離間して設けられたことを 特徴とする請求項1または2に記載の半導体装置。

## 【請求項7】

前記第1導電型の半導体領域と、前記第2導電型の半導体領域と、は、前記トレンチの深さ方向に対して略垂直な面内において交互に設けられたことを特徴とする請求項1記載の半導体装置。

## 【請求項8】

第2導電型の第1の半導体領域と、

前記第1の半導体領域の上に設けられた第1導電型の第2の半導体領域と、

前記第2の半導体領域の上に設けられた第2導電型の第3の半導体領域と、

前記第3の半導体領域の上に設けられた第1導電型の第4の半導体領域と、

前記第4の半導体領域の上に設けられた第2導電型の第5の半導体領域と、

少なくとも前記第5乃至第3の半導体領域を貫通して形成され、その底部が前 記第2の半導体領域内に設けられたトレンチと、

前記トレンチ内に絶縁膜を介して設けられたゲート電極と、

を備えたことを特徴とする半導体装置。

#### 【請求項9】

第2導電型の第1の半導体領域と、

前記第1の半導体領域の上に設けられた第1導電型の第2の半導体領域と、

前記第2の半導体領域の上に設けられた第2導電型の第3の半導体領域と、

前記第3の半導体領域の上に設けられた第1導電型の第4の半導体領域と、

前記第4の半導体領域の上に設けられた第2導電型の第5の半導体領域と、

少なくとも前記第5万至第3の半導体領域を貫通して形成され、その底部が前 記第2の半導体領域の上面と下面との間の高さに位置するトレンチと、

前記トレンチの底部に接して形成された第2導電型の第6の半導体領域と、

前記トレンチ内に絶縁膜を介して設けられたゲート電極と、

2

を備えたことを特徴とする半導体装置。

## 【請求項10】

前記第6の半導体領域は、前記第2の半導体領域との接合により空乏化してなることを特徴とする請求項9記載の半導体装置。

## 【請求項11】

第2導電型の第1の半導体領域と、

前記第1の半導体領域の上に設けられ、第1導電型の第2の半導体領域と第2 導電型の第3の半導体領域とが交互に配列してなる半導体層と、

前記半導体層の上に設けられた第1導電型の第4の半導体領域と、

前記第4の半導体領域の上に設けられた第2導電型の第5の半導体領域と、

少なくとも前記第5及び第4の半導体領域を貫通して形成され、その底部が前 記半導体層内に設けられたトレンチと、

前記トレンチ内に絶縁膜を介して設けられたゲート電極と、

を備えたことを特徴とする半導体装置。

## 【請求項12】

前記第2及び第3の半導体領域が実質的に空乏化してなることを特徴とする請求項8~11のいずれか1つに記載の半導体装置。

## 【請求項13】

前記第2及び第3の半導体領域のキャリア濃度は、 $3 \times 10^{16} / \text{cm}^3$ 以下であることを特徴とする請求項 $8 \sim 10$ のいずれか1つに記載の半導体装置。

## 【請求項14】

前記第2及び第3の半導体領域のキャリア濃度は、3×10<sup>17</sup>/cm<sup>3</sup>以下であることを特徴とする請求項11記載の半導体装置。

# 【請求項15】

前記第2及び第3の半導体領域のキャリア濃度は、 $5 \times 10^{15} / \text{cm}^3$ 以上であることを特徴とする請求項 $8 \sim 14$ のいずれか1つに記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、特に、トレンチゲート型の構造を有する半導体装置に関する。

[0002]

## 【従来の技術】

パワーMOSFET (Metal-Oxide-Semiconductor Field Effect Transistor )やIGBT (Insulated Gate Bipolar Transistor) などの半導体装置は、電力制御用を始めとする各種の分野に利用されている。近年の省エネルギー化などの傾向から、これらの半導体装置に対しても、高効率化が要求されている。このためには、素子の導通損失の低減すなわち「オン抵抗」の低減が有効である。このために、セルの微細化によるオン抵抗の低減が図られてきた。また、素子構造に「トレンチゲート構造」を採用することで、チャネル幅を稼ぎ、大幅な高密度化が実現できるようになった。現在は、トレンチゲート構造による更なる微細化がなされ、素子のオン抵抗は大幅に改善されるに至っている。このように高密度化したトレンチゲート型の半導体装置を開示した例としては、例えば、梯子状のトレンチゲートを採用することにより、チャネル密度の増大及び伝導度変調の促進を両立したものがある(特許文献1参照)。

[0003]

#### 【特許文献 1】

特開2001-102579号公報

[0004]

図24は、本発明者が本発明に至る過程で検討した半導体装置を表す模式図で ある。

[0005]

すなわち、同図は、トレンチゲート型のnチャネル型MOSFETのゲート付近の断面構造を表す。n+型基板7の上には、n-型エピタキシャル領域6とp型ベース領域5が積層され、その表面からエピタキシャル層6に至るトレンチが形成されて、その中にゲート酸化膜3と埋め込みゲート電極1とからなる埋め込みゲートが設けられている。埋め込みゲートの上には層間絶縁膜4が適宜設けられ、またトレンチの周辺にはn型ソース領域2が形成されている。また、基板7

の裏面側には、ドレイン領域8が適宜設けられている。

[0006]

このMOSFETは、ゲート電極1に所定のバイアス電圧を印加することにより、埋め込みトレンチの周囲にチャネル領域を形成して、ソース領域2とドレイン領域8との間を「オン」状態とするスイッチング動作をさせることができる。

[0007]

【発明が解決しようとする課題】

さて、このような半導体装置において、動作効率を改善するためには、「オン 抵抗」の低減とともに、「寄生容量」を低減させて動作速度を上げることが重要 である。

[0008]

例えば、複数のスイッチング素子を組み合わせてインバータ制御などを行う場合、素子の動作速度が遅いと、整流アームの貫通電流を防ぐために、アームを構成するスイッチング素子の全てを「オフ」となる「デッドタイム」を長く設定する必要があり、損失が生ずる。これに対して、スイッチング素子の寄生容量を低下させて動作速度が速くなれば、「デッドタイム」を短縮することができ、損失を減らすことができる。

[0009]

図24に例示した半導体装置の寄生容量は、いくつかの成分に分けることができる。

[0010]

まず、ドレイン・ゲート間容量(Cgd)を挙げることができる。これは、エピタキシャル領域6とゲート酸化膜3とが接する部分において生ずる。次に、ドレイン・ソース間容量(Cds)を挙げることができる。これは、エピタキシャル領域6とベース領域5とが接するpn接合部において生ずる。また、ゲート・ソース間容量(Cgs)を挙げることができる。これは、ゲート酸化膜3とソース領域2及び、ゲート酸化膜3とベース領域5とが接する部分において生ずる。

[0011]

これらの容量成分は、半導体装置のスイッチング動作に損失を与えるため、容

量を低下させる必要がある。容量の低減のためには、これらの接触部の面積を小さくする方法や、各半導体領域のキャリア濃度を下げることにより空乏化を促進させる方法なども考えられる。しかし、これらの方法による場合、半導体装置の「オン抵抗」あるいは「耐圧」と、「寄生容量」とがトレードオフの関係となり、総合的な性能の改良が困難になるという問題があった。

[0012]

本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、「 オン抵抗」や「耐圧」を大幅に劣化させることなく、「寄生容量」を低下させる ことにより総合的な性能を改良できるトレンチゲート型の半導体装置を提供する ことにある。

[0013]

【課題を解決するための手段】

上記目的を達成するために、本発明の第1の半導体装置は、

第1の主電極と、

第2の主電極と、

第1導電型の半導体ベース領域と、

前記半導体ベース領域を貫通して形成されたトレンチ内に絶縁膜を介して設けられたゲート電極と、

前記半導体ベース領域の下に設けられた第2導電型の半導体領域及び第1導電型の半導体領域と、

を備え、

前記第1及び第2の主電極の間に所定方向の電圧を印加した時のこれら電極間 の電流の流れを、前記ゲート電極に印加する電圧に応じて制御可能とした半導体 装置であって、

前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部分から 伸びる空乏化領域が前記トレンチに至ることを特徴とする。

[0014]

上記構成によれば、「オン抵抗」や「耐圧」を大幅に劣化させることなく、「 寄生容量」を低下させることにより総合的な性能を改良できる。 [0015]

ここで、前記所定方向の電圧を印加した時に、前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部に形成されるpn接合に順方向の電圧が印加されるものとすることができる。

[0016]

また、前記第1導電型の半導体領域は、前記トレンチに接して設けられたものとすることができる。

[0017]

また、前記トレンチの底部は、前記第1導電型の半導体領域内に設けられたものとすることができる。

[0018]

また、前記半導体ベース領域の下に、複数の前記第2導電型の半導体領域と複数の前記第1導電型の半導体領域とが交互に積層されてなるものとすることができる。

[0019]

また、前記第1導電型の半導体領域は、前記トレンチから離間して設けられた ものとすることができる。

[0020]

また、前記第1導電型の半導体領域と、前記第2導電型の半導体領域と、は、 前記トレンチの深さ方向に対して略垂直な面内において交互に設けられたものと することができる。

[0021]

また、本発明の第2の半導体装置は、

第2導電型の第1の半導体領域と、

前記第1の半導体領域の上に設けられた第1導電型の第2の半導体領域と、 前記第2の半導体領域の上に設けられた第2導電型の第3の半導体領域と、 前記第3の半導体領域の上に設けられた第1導電型の第4の半導体領域と、 前記第4の半導体領域の上に設けられた第2導電型の第5の半導体領域と、

少なくとも前記第5乃至第3の半導体領域を貫通して形成され、その底部が前

記第2の半導体領域内に設けられたトレンチと、

前記トレンチ内に絶縁膜を介して設けられたゲート電極と、

を備えたことを特徴とする。

[0022]

上記構成によっても、「オン抵抗」や「耐圧」を大幅に劣化させることなく、 「寄生容量」を低下させることにより総合的な性能を改良できる。

[0023]

また、本発明の第3の半導体装置は、

第2導電型の第1の半導体領域と、

前記第1の半導体領域の上に設けられた第1導電型の第2の半導体領域と、

前記第2の半導体領域の上に設けられた第2導電型の第3の半導体領域と、

前記第3の半導体領域の上に設けられた第1導電型の第4の半導体領域と、

前記第4の半導体領域の上に設けられた第2導電型の第5の半導体領域と、

少なくとも前記第5万至第3の半導体領域を貫通して形成され、その底部が前 記第2の半導体領域の上面と下面との間の高さに位置するトレンチと、

前記トレンチの底部に接して形成された第2導電型の第6の半導体領域と、

前記トレンチ内に絶縁膜を介して設けられたゲート電極と、

を備えたことを特徴とする。

[0024]

上記構成によっても、「オン抵抗」や「耐圧」を大幅に劣化させることなく、 「寄生容量」を低下させることにより総合的な性能を改良できる。

[0025]

ここで、前記第6の半導体領域は、前記第2の半導体領域との接合により空乏 化してなるものとすることができる。

[0026]

また、本発明の第4の半導体装置は、

第2導電型の第1の半導体領域と、

前記第1の半導体領域の上に設けられ、第1導電型の第2の半導体領域と第2 導電型の第3の半導体領域とが交互に配列してなる半導体層と、 前記半導体層の上に設けられた第1導電型の第4の半導体領域と、

前記第4の半導体領域の上に設けられた第2導電型の第5の半導体領域と、

少なくとも前記第5及び第4の半導体領域を貫通して形成され、その底部が前 記半導体層内に設けられたトレンチと、

前記トレンチ内に絶縁膜を介して設けられたゲート電極と、

を備えたことを特徴とする。

[0027]

上記構成によっても、「オン抵抗」や「耐圧」を大幅に劣化させることなく、 「寄生容量」を低下させることにより総合的な性能を改良できる。

[0028]

上記した第2万至図4の半導体装置において、前記第2及び第3の半導体領域 が実質的に空乏化してなるものとすることができる。

[0029]

また、前記第2及び第3の半導体領域のキャリア濃度は、 $3\times10^{1.6}/c$  m  $^3$  以下であるものとすることができる。

[0030]

また、前記第 2 及び第 3 の半導体領域のキャリア濃度は、  $3 \times 10^{1.7} / \mathrm{cm}^3$  以下であるものとすることもできる。

[0031]

また、前記第2及び第3の半導体領域のキャリア濃度は、 $5 \times 10^{\ 1}\ 5 / cm$   $^3$  以上であるものとすることもできる。

[0032]

【発明の実施の形態】

以下、図面を参照しつつ本発明の実施の形態について説明する。

[0033]

(第1の実施の形態)

図1は、本発明の第1の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。

[0034]

すなわち、同図は、トレンチゲート型の半導体装置を表す。この半導体装置の場合、n <sup>+</sup>型基板 7 の上に設けられたn <sup>-</sup>型エピタキシャル領域 6 とp 型ベース領域 5 との間に、薄いp 型領域 1 0 とn 型領域 9 とが、この順に挿入されている。これらp 型領域 1 0 とn 型領域 9 は、それらの間に形成されるp n 接合により実質的に空乏化される。

[0035]

図2は、p型領域10とn型領域9とのpn接合から空乏化領域DPが拡がった状態を表す概念図である。本実施形態においては、このような空乏化領域DPをトレンチの周囲に形成することより、特に、ドレイン・ソース間容量Cdsとドレイン・ゲート間容量Cgdを効果的に下げることができる。その結果として、半導体装置の寄生容量を低下させて、「オン抵抗」と「寄生容量」との乗算値を下げることができる。

[0036]

以下、本実施形態において得られる効果について定量的に説明する。

[0037]

まず、n型領域9とp型領域10のキャリア濃度を種々に変えた場合に得られる半導体装置の特性について説明する。

[0038]

図3は、n型領域9とp型領域10のキャリア濃度と半導体装置の諸特性を表す一覧表である。

[0039]

ここで、「構造A」は、本実施形態の構造を有するものであり、図4にその要部を表したように、n型領域9とp型領域10が設けられた構造を表す。ここで、n型領域9およびp型領域10の層厚は、それぞれ0.2 $\mu$ mとした。また、これら領域9及び10の接合部すなわちpn接合が、トレンチゲートの底から上方に0.1 $\mu$ mに位置するものとした。

[0040]

一方、「構造B」は、図5にその要部を表したように、n型領域9とp型領域10を設けず、n型エピタキシャル領域6の上にp型ベース領域が積層された構

造である。

## [0041]

これらいずれの構造においても、セルピッチは1.05 $\mu$ m、トレンチの幅は0.55 $\mu$ m、トレンチの深さは2 $\mu$ mとした。また、p型ベース領域5のキャリア濃度は $7\times10^{16}$ /cm $^3$ とし、エピタキシャル領域6のキャリア濃度は $1.2\times10^{16}$ /cm $^3$ とした。

#### [0042]

# [0043]

また、ここで、Cout = Cgd + Cdsであり、Cgg = Cgd + Cgsである。

## [0044]

図3(表1)から、「構造A」と「構造B」のいずれにおいても、耐圧としきい値(Vth)には、大きな差異は認められないことがわかる。つまり、n型領域9及びp型領域10を設けても、耐圧やしきい値が劣化する傾向は認められない。

## [0045]

一方、オン抵抗(Ron)についてみると、「構造B」よりも「構造A」のほうがやや高くなる傾向が認められ、特に、キャリア濃度が $1 \times 10^{16} / \text{cm}^3$ を超えたあたりから増大する傾向が見られる。

## [0046]

これに対して、寄生容量についてみると、「構造B」よりも「構造A」のほうが全般的に低くなり、特に、半導体装置のスイッチング特性に影響を与えるCo

u t が大幅に低下する。その結果として、オン抵抗RonとCoutとのCR乗算値(\*R×Cout)についてみると、「構造B」よりも「構造A」のほうが低くなる場合が得られることが分かる。

[0047]

図6は、n型領域9及びp型領域10のキャリア濃度に対して、CR乗算値を プロットしたグラフ図である。また、図7は、その一部を拡大して表したグラフ 図である。

[0048]

これらのグラフから、「構造A」のn型領域9及びp型領域10のキャリア濃度を $2\times10^{16}$ / $cm^3$ よりも低くした場合、CR乗算値が「構造B」よりも低くなることが分かる。つまり、CR乗算値を特に下げることが必要な場合には、n型領域9及びp型領域10のキャリア濃度を $2\times10^{16}$ / $cm^3$ よりも低くすることが望ましいことが分かる。

[0049]

次に、寄生容量について説明する。

[0050]

図8は、「構造A」においてキャリア濃度に対する寄生容量の依存性を表すグラフ図である。すなわち、同図の縦軸は、ドレイン・ゲート容量Cgdとドレイン・ソース容量Cdsを表し、横軸はn型領域9及びp型領域10のキャリア濃度を表す。

[0051]

図3(表1)に表した範囲においては、Cgd & Cdsのいずれも、「構造 B」より低くなっているが、図8のグラフからも分かるように、これら容量成分は、キャリア濃度が $3 \times 10^{16} / cm^3$ の付近で極小を有する。キャリア濃度がこれよりも高くなると、n型領域 9 及び p型領域 1 0 を完全に空乏化できなくなり、容量は再び上昇する。

[0052]

ここで、空乏化領域の形成についてさらに具体的に説明すると、pn接合からの空乏化領域の拡がり距離をWとした場合に、次式により表すことができる。

$$W = (2 \epsilon sVbi/qNd)^{-1/2}$$

ここで、 $\varepsilon$  sは半導体の誘電率、V bi はビルトインポテンシャル、q は電荷、N d は、キャリア濃度をそれぞれ表す。V bi  $\varepsilon$  0. 7 ボルトとすると、空乏化領域の拡がり距離W は、以下の如くとなる。

| N d                       | W       |
|---------------------------|---------|
| $1 \times 10^{15} / cm^3$ | 約0.78µm |
| $7 \times 10^{15} / cm^3$ | 約0.5 µm |
| $1 \times 10^{16} / cm^3$ | 約0.3 µm |
| $1 \times 10^{17} / cm^3$ | 0. 11μm |

# [0053]

但し、現実の製造プロセスにおいては、ベース領域5やエピタキシャル領域6 よりもキャリア濃度が大幅に低いn型領域9及びp型領域10を安定して形成す ることは容易でない場合が多い。むしろ、これら領域のキャリア濃度をベース領 域5やエピタキシャル領域6のキャリア濃度に近いものとすることが製造上も容 易である。

#### [0054]

従って、寄生容量成分が特に低い半導体装置を得るためには、n型領域 9 及び p型領域 1 0 のキャリア濃度を、概ね  $5 \times 1$  0 1 5 乃至  $3 \times 1$  0 1 6 / c m 3 の

範囲とするとよい。

[0055]

次に、 n型領域9及びp型領域10の形成位置について説明する。

[0056]

図9は、n型領域9とp型領域10の形成位置と半導体装置の諸特性を表す一覧表である。

[0057]

ここでも、「構造A」は、図4に表したように、n型領域9とp型領域10が設けられた構造を表す。n型領域9およびp型領域10の層厚は、それぞれ0.  $2\mu$ mとし、また、キャリア濃度は、いずれも $1\times10^{16}$ / $cm^3$ とした。前述したように、この条件においては、n型領域9及びp型領域10は完全に空乏化する。

[0058]

一方、「構造B」は、図5に表したように、n型領域9とp型領域10を設けない構造とした。

[0059]

また、図9(表2)において、耐圧、Vth、Ron、Cout、Cgd、Cds、Cggの定義及び測定条件は、図3(表1)に関して前述したものと同様とした。

[0060]

またここで、「接合位置」は、図10に表したように、n型領域9とp型領域10とのpn接合がトレンチの底から0.1 $\mu$ mだけ上方に設けられた場合、R×Coutの積が最も良くなるため、ここを基準の「 $0\mu$ m」と設定する。pn接合がこれよりも下方の場合を「プラス」、上方の場合を「マイナス」とした。

[0061]

図11は、pn接合位置に対するCR乗算値(\*R×Cout)の関係を表す グラフ図である。pn接合位置が「プラス」方向、すなわち下方にずれるとCR 乗算値(\*R×Cout)」が増大することが分かる。これは、寄生容量Cou tは低下するのに対して、オン抵抗Ronがこれを上回るほど上昇するからであ る。

[0062]

これに対して、pn接合位置が「マイナス」方向、すなわち上方にずれた場合には、CR乗算値は「構造B」よりも低く、良好な特性が得られることが分かる

[0063]

図 1 2 は、 p n 接合位置がプラス 0 . 2  $\mu$  m の場合の電流分布を表す模式図である。

[0064]

また、図13及び図14は、それぞれpn接合位置がゼロ、マイナス $0.2\mu$ mの場合の電流分布を表す模式図である。

[0065]

トレンチゲートにバイアスを印加することによりその周囲の半導体領域には反転チャネル領域が形成される。しかし、図12に表したように、空乏化したn型領域9及びp型領域10がトレンチの底部よりも下方にずれていると、p型領域10に反転チャネル領域が形成されないため、電流に対して障壁を構成する。その結果として、オン抵抗が606オーム(Ω)と増大してしまう。

[006.6]

これに対して、図13に表したように、pn接合位置が0(ゼロ)μmの場合には、p型領域10の一部がゲートバイアスにより反転されて電流チャネルが形成されるため、オン抵抗は16.1オームまで低下する。

[0067]

さらに、図14に表したように、ρn接合位置がマイナス0.2μmの位置まで上方にずれると、ρ型領域10はその厚み方向の全体に亘ってトレンチゲートに接する。すなわち、ゲートバイアスによりρ型領域10に形成される反転チャネルは、ρ型領域10を上下に貫通し、電流経路が確保される。その結果として、オン抵抗は10オームまで低下する。このオン抵抗は、「構造B」すなわちn型領域9及びρ型領域10が設けられていない場合と同一の値であり、ρ型領域10を設けることによるオン抵抗の上昇を完全に解消できることが分かる。

## [0068]

以上説明したように、オン抵抗についてみると、p型領域10がその厚み方向 に亘ってトレンチゲートに接するように設けることが望ましい。

## [0069]

一方、寄生容量についてみると、ρ n 接合位置が、「プラス 0. 2 μ m」から「マイナス 0. 3 μ m」までの範囲に亘って、「構造 B」よりも低い値が得られている。ただし、「マイナス 0. 3 μ m」とした場合には、C o u t が 4 6 6 となり、「構造 B」のC o u t 値である 4 9 3 に近い値まで上昇してしまう。これは、図 1 4 からも分かるように、トレンチゲートの底部が p 型領域 1 0 を貫通して下方に突出してしまうため、この部分での寄生容量を低減することができないからである。

# [0070]

つまり、寄生容量を特に低下させることが必要な場合には、トレンチゲートの 底部がp型領域10の範囲内にあるようにn型領域9及びp型領域10を設ける ことが望ましい。

#### [0071]

そして、図9(表2)及び図11からも分かるように、pn接合位置が0(ゼロ)μmの場合に、CR乗算値が極小(3.7)となり、「構造B」の4.9の比較して顕著な性能向上が可能となる。CR乗算値からみると、トレンチの底部がp型領域10の領域内にあるか、またはトレンチがp型領域10を貫通するように形成すると良好な結果が得られることが分かる。

#### [0072]

なお、現実の製造プロセスを考慮すると、p型領域10及びn型領域9を形成した後、トレンチを開口してゲートを形成する場合が多い。このトレンチ開口プロセスにおいて、トレンチ深さにある程度の「ばらつき」が生ずることを考慮すると、pn接合位置の設定値としては、図15に例示したように、0μmの基準位置よりも多少、上方にずらしておくことが安全である。ここで、図15は、pn接合位置を「マイナス0.1μm」すなわち、上方に0.1μmだけずらした場合を例示する。

[0073]

このように、pn接合のプロセス設定位置を最適位置よりも上方にずらしておけば、形成プロセスの「ばらつき」によって、トレンチが設定値よりも浅く形成された場合でも、図12に表した如く、トレンチの底部がp型領域10に至らずオン抵抗Ronが増大するという問題を防ぐことができる。

[0074]

以上、図1万至図15を参照しつつ説明したように、本実施形態によれば、トレンチゲートの底部付近に、n型領域9及びp型領域10を設け、動作状態においてこれらを空乏化させることにより、半導体装置の寄生容量を低下させることができる。その結果として、CR乗算値も低下させ、動作特性の優れたトレンチゲート型の半導体装置を提供することができる。

[0075]

なお、以上の説明においては、MOSFETに本実施形態を適用した場合を例に挙げたが、本発明はこれに限定されるものではない。

[0076]

図16は、本実施形態にかかるIGBTの要部断面構造を例示する模式図である。同図については、図1乃至図15に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

[0077]

このIGBTは、n型ソース(エミッタ)領域2にエミッタ電極Eが接続され、また、<math>n型基板7の裏面側には、p + 型コレクタ領域12が設けられ、コレクタ電極Cに接続されている。

[0078]

このようなIGBTにおいても、n型領域9及びp型領域10を設け、動作状態においてこれらを空乏化させることにより、寄生容量を低減して良好な動作特製が得られる。

[0079]

以上、図1万至図16においては、n型領域9とp型領域10とがそれぞれ1 層ずつ設けられた半導体装置を例示したが、本発明はこれには限定されない。 [0080]

図17は、n型領域9とp型領域10とがそれぞれ2層ずつ設けられた半導体装置を表す模式図である。同図については、図1乃至図16に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

[0081]

図17の具体例の場合、ベース領域5とエピタキシャル領域6との間に、2層のn型領域9と2層のp型領域10とが交互に設けられてられている。この場合も、それぞれのn型領域9及びp型領域10の間に形成されるpn接合のビルトイン・ポテンシャルにより、外部バイアス電圧がゼロの状態でも、これらp型領域9及びn型領域10の全てを空乏化させることが可能である。

[0082]

また、p型領域9とn型領域10の層数は、図示したような各2層には限定されない。すなわち、3層以上のp型領域とn型領域とをそれぞれ交互に積層させてもよい。

[0083]

このように、複数のp型領域9とn型領域10とを積層させた場合、それぞれの層厚を薄くすることができる。つまり、図2に例示したような空乏化領域DPを、層厚が薄い複数のp型領域9とn型領域10とにより分割して形成できる。その結果として、p型領域9とn型領域10の各層を空乏化させることが、より容易となり、空乏化領域DPを形成するためのキャリア濃度などの制約が緩和されるという利点がある。

[0084]

(第2の実施の形態)

次に、本発明の第2の実施の形態として、トレンチゲートの周囲にn型領域を 設けることにより電流パスを確保し、オン抵抗の増大を抑制しつつ寄生容量の低 下が可能な半導体装置について説明する。

[0085]

図18は、本実施形態にかかる第1の半導体装置の断面構造を例示する模式図である。同図についても、図1乃至図17に関して前述したものと同様の要素に

は、同一の符号を付して詳細な説明は省略する。

[0086]

本具体例の場合、p型領域10は、トレンチゲートから離間して設けられ、これらの間にはn型領域11が設けられている。このようにすれば、同図に矢印で例示した如く、チャネル電流のパスが確保される。つまり、本実施形態によれば、図12に関して前述したようなp型領域10によるオン抵抗の増大を確実に防ぐことができる。

[0087]

そして、第1実施形態と同様に、p型領域10とそれに隣接したn型領域9及び11との間に形成されるpn接合から空乏化領域が伸びる。この空乏化領域は、例えば図2に例示したようにトレンチゲートの周囲を空乏化させるため、寄生容量が低下する。つまり、本実施形態によれば、オン抵抗の増大を確実に阻止しつつ、寄生容量を低下させることが可能である。その結果として、CR乗算値を低下させて、高性能の半導体装置を提供することができる。

[0088]

なお、本具体例の半導体装置の製造方法としては、例えば、以下のような方法 を用いることができる。

[0089]

まず、第1の方法として、トレンチの内側から n型不純物を拡散させる方法を 挙げることができる。すなわち、層状の p型領域 1 0、 n型領域 9、 p型ベース 領域 5 を形成した後、トレンチを開口する。しかる後に、トレンチ内側から n型 不純物を周囲の半導体領域に導入することにより、 n型領域 1 1 を形成すること ができる。

[0090]

一方、第2の方法として、不純物を選択的に導入することにより形成する方法を挙げることができる。すなわち、トレンチの形成の前または後に、イオン注入法などの方法によりp型不純物を選択的に導入することにより、図18に表したようなp型領域10を形成することができる。または、連続的な層状のp型領域を形成した後に、n型不純物を選択的に導入することにより、n型領域11を形

成してもよい。

[0091]

図19は、本実施形態にかかる第2の半導体装置の断面構造を例示する模式図である。同図についても、図1乃至図18に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

[0092]

本具体例の場合、p型領域10は、トレンチゲートの側面においては接触して 設けられているが、トレンチゲートの底部においては接触しておらず、その代わ りにn型領域11が設けられている。

[0093]

ゲートバイアスを印加することにより、トレンチゲートに接触した p 型領域 1 0 にも反転チャネルが形成され、電流パスが形成される。このような反転チャネルは、トレンチゲートの側面や底部に接触した領域に形成され、トレンチゲートの底から下方に離れた部分には、反転チャネルは及ばない。

[0094]

これに対して、本実施形態においては、この反転チャネルが及ばないトレンチの下方においては、n型領域11を設けることにより電流パスが確保し、オン抵抗の増加を確実に防ぐことができる。

[0095]

また一方、p型領域10とその周囲のn型領域との間に形成されるpn接合からは、例えば図2に例示したように空乏化領域が伸びる。その結果として、トレンチゲートの底部付近は空乏化領域により覆われて、寄生容量を大幅に低減することができる。

[0096]

図20は、本実施形態にかかる第3の半導体装置の断面構造を例示する模式図である。同図についても、図1乃至図19に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

[0097]

本具体例の場合、 n 型領域 9 と p 型領域 1 0 は、トレンチゲートの深さ方向に

対して垂直な面内において交互に配列されている。

[0098]

図21及び図22は、図20に表した半導体装置のn型領域9及びp型領域10の配列パターンを例示する模式図である。すなわち、これらの図は、n型エピタキシャル領域6の上にn型領域9及びp型領域10が配列された状態を表す斜視図である。

[0099]

図21に例示したように、n型領域9及びp型領域10を縦横方向に沿って交互に設けることができる。または、図22に例示したように、n型領域9及びp型領域10をそれぞれストライプ状に形成し、交互に配列してもよい。このようにn型領域9とp型領域10とが面内に交互に配列した構造は、例えば、イオン注入法などにより選択的に不純物を導入することにより形成可能である。

[0100]

本具体例においては、これらいずれの構造においても、n型領域9とp型領域10は、互いのpn接合により空乏化されるように、そのサイズとキャリア濃度とが設定されている。

[0101]

例えば、第1実施形態に関して前述したように、 $n型領域9とp型領域10のキャリア濃度がそれぞれ<math>1\times10^{16}$  c m  $^{-3}$  の場合、ゼロバイアス条件でpn 接合が $0.3\mu$  mまでの領域が空乏化される。従って、n型領域9とp型領域10 の面内方向(トレンチの深さ方向に対して垂直な方向)のサイズが $0.6\mu$  m 以下であれば、これらn型領域9及びp型領域10は、接合空乏化した状態となる。

[0102]

また同様に、n型領域 9 と p 型領域 1 0 のキャリア濃度がそれぞれ  $1 \times 10^{1}$  7 c  $m^{-3}$  の場合、ゼロバイアス条件で p n 接合が 0. 1 1  $\mu$  m までの領域が空乏化される。従って、n 型領域 9 と p 型領域 1 0 の面内方向(トレンチの深さ方向に対して垂直な方向)のサイズが 0. 2  $\mu$  m以下であれば、これら n 型領域 9 及び p 型領域 1 0 は、接合空乏化した状態となる。

### [0103]

このように、本具体例の場合、n型領域9及びp型領域10の面内方向サイズをキャリア濃度に応じて適宜設定すれば、これら領域を完全に空乏化させることが容易である。そして、このような空乏化領域によってトレンチゲートを覆うことにより、第1実施形態に関して前述したように、寄生容量を効果的に低下させることができる。寄生容量を効果的に低下させるためには、第1実施形態に関して前述したように、これらn型領域9とp型領域10の上面と下面との間にトレンチゲートの底部が位置するように設けるとよい。

## [0104]

但し、n型領域 9 及び p型領域 1 0 のキャリア濃度が  $3 \times 10^{17}$   $cm^{-3}$  を超えると、これら領域を完全に空乏化させるためには、そのサイズを  $0.1 \mu m$  以下としなければならない。しかし、このような微細なサイズの n 型領域 9 及び p 型領域 1 0 を面内に交互に形成することは製造プロセス上、容易でない場合が多い。従って、本具体例の場合、n 型領域 9 及び p 型領域 1 0 のキャリア濃度の上限は、概ね  $3 \times 10^{17}$   $cm^{-3}$  とすることが望ましい。

#### [0105]

一方、本具体例の場合、n型領域 9 がトレンチの深さ方向に沿ってベース領域 5 とエピタキシャル領域 6 とを繋いでいるので、チャネル電流のパスも確保される。その結果として、オン抵抗 (Ron) を低下させることができる。

## [0106]

また、図23に例示したように、n型領域9及びp型領域10のサイズを微細にして、チャネル電流のパスを均一に分散させて確保することも容易となる。

## [0107]

なお、本具体例におけるn型領域9及びp型領域10の平面パターンは、図21及び図22に表したものには限定されない。これらの他にも、例えば、それぞれの平面パターンを3角形状や6角形状などの多角形状としてもよく、または、n型領域9(p型領域10)の面内に複数のp型領域10(n型領域9)がドット状などに分散したようなパターンとしてもよい。

# [0108]

なお、本実施形態についても、MOSFETには限定されず、例えば、図16に例示したようなIGBTにも同様に適用して同様の作用効果が得られる。

### [0109]

以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本 発明は、これらの具体例に限定されるものではない。

## [0110]

例えば、図1乃至図23においては、一方の主電極が素子の上面側に設けられ、他方の主電極が素子の裏面側に設けられた、いわゆる「縦型」の構造を例示したが、本発明はこれには限定されず、いずれの主電極も素子の同一面側に設けられた、いわゆる「横型」の構造の半導体装置についても同様に適用して同様の作用効果を得ることができる。

# [0111]

また、本発明の半導体装置の構造、およびこれを構成する各要素の材料、不純物、導電型、厚み、サイズ、形状などの具体的な構成については、当業者が公知の範囲から適宜選択したものも、本発明の要旨を含む限り本発明の範囲に包含される。

## [0112]

## 【発明の効果】

以上詳述したように、本発明によれば、「オン抵抗」や「耐圧」を大幅に劣化させることなく、「寄生容量」を低下させることにより総合的な性能を改良できる。その結果として、高速で損失の少ないスイッチング動作が可能となり、電力制御用インバータの動作において、「デッドタイム」を減らすことができる。その結果として、電力変換効率を上げることができるなど、産業上のメリットは多大である。

## 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施の形態にかかる半導体装置の要部断面構造を例示する模式 図である。

2 3

## 【図2】

p型領域10とn型領域9とのpn接合から空乏化領域DPが拡がった状態を表す概念図である。

【図3】

n型領域9とp型領域10のキャリア濃度と半導体装置の諸特性を表す一覧表である。

【図4】

「構造A」を例示する模式図である。

【図5】

「構造B」を例示する模式図である。

【図6】

n型領域9及びp型領域10のキャリア濃度に対して、CR乗算値をプロットしたグラフ図である。

【図7】

図6の一部を拡大して表したグラフ図である。

【図8】

「構造A」においてキャリア濃度に対する寄生容量の依存性を表すグラフ図である。

【図9】

n型領域9とp型領域10の形成位置と半導体装置の諸特性を表す一覧表である。

【図10】

n型領域 9 と p 型領域 1 0 との p n 接合がトレンチの底から 0 . 1  $\mu$  m だけ上方に設けられた場合を表す模式図である。これを「0  $\mu$  m」の基準位置と定義した。

【図11】

pn接合位置に対するCR乗算値(\*R×Cout)の関係を表すグラフ図である。

【図12】

p n 接合位置がプラス 0. 2 μ m の場合の電流分布を表す模式図である。

【図13】

Pn接合位置がゼロμmの場合の電流分布を表す模式図である。

【図14】

p n 接合位置がマイナス 0. 2 μ m の場合の電流分布を表す模式図である。

【図15】

p n 接合位置を 0 μ m の位置よりも多少、上方にずらした構造を表す模式図である。

【図16】

本発明の第1実施形態にかかるIGBTの要部断面構造を例示する模式図である。

【図17】

n型領域9とp型領域10がそれぞれ2層ずつ設けられた半導体装置を表す模式図である。

【図18】

本発明の第2実施形態にかかる第1の半導体装置の断面構造を例示する模式図である。

【図19】

第2実施形態にかかる第2の半導体装置の要部断面構造を例示する模式図である。

【図20】

第2実施形態にかかる第3の半導体装置の要部断面構造を例示する模式図である。

【図21】

n型領域9及びp型領域10の平面的な配列パターンの一例を表した斜視図である。

【図22】

n型領域9及びp型領域10の平面的な配列パターンを一例を表した斜視図である。

【図23】


n型領域9及びp型領域10を微細に形成した具体例を表す模式図である。

【図24】

本発明者が本発明に至る過程で検討した半導体装置の断面構造を表す模式図である。


【符号の説明】

- 2 n型ソース領域
- 3 ゲート酸化膜
- 4 層間絶縁膜
- 5 p型ベース領域
- 6 n型エピタキシャル領域
- 7 n型基板
- 8 ドレイン領域
- 9 n型領域
  - 10 p型領域
  - 1 1 n型領域
  - 12 p型コレクタ領域
- DP 空乏化領域




図面

【図1】



【図2】




【図3】


| ł         |       |       | 構造A   |       |       |       |       |       | 無<br>循<br>道<br>B |
|-----------|-------|-------|-------|-------|-------|-------|-------|-------|------------------|
| 1E+14 5   | 5E+14 | 8E+14 | 2E+15 | 1E+16 | 2E+16 | 3E+16 | 1E+17 | 1E+18 | ı                |
| 1         | 1     | 44.9  | 45    | 45    | 44.9  | 45    |       |       | 45.2             |
| _         |       | 1.23  | 1.23  | 1.23  | 1.22  | 1.22  |       |       | 1.24             |
| 13.3 13.3 | 3     | 13.3  | 13.4  | 16.1  | 29    | 128   |       |       | 10               |
| 313 309   |       | 307   | 300   | 228   | 197   | 177   | 201   | 236   | 493              |
| 8 236     | П     | 234   | 229   | 173   | 150   | 137   | 155   | 167   | 366              |
| 75 73     |       | 73    | 11    | 99    | 47    | 40    | 46    | 69    | 127              |
| 1724 1788 | 8     | 1786  | 18/1  | 1724  | 1697  | 1678  |       |       | 1863             |
| 4.2 4.1   |       | 4.1   | 4.0   | 3.7   | 5.7   | 22.7  |       |       | 4.9              |
| mm2 1mm2  | 2     | 1mm2  | 1mm2  | 1mm2  | 1mm2  | 1mm2  |       |       | 1mm2             |

海


【図4】




【図5】




【図6】



【図7】



【図8】




## 【図9】


|     |           | \0=8\=P\ | Vd=10V | Id=100mA Vg=10V |                  | Acconbled方法 | Vd=0.05V 1MHz |      |           |       |    |
|-----|-----------|----------|--------|-----------------|------------------|-------------|---------------|------|-----------|-------|----|
|     |           | Id=1mA   | Id=1mA | )01=P[          | Accoup<br>Vd=0.0 |             |               |      |           |       |    |
| 構造B | _         | 45.2     | 1.24   | 10              | 493              | 366         | 127           | 1863 | 4.9       | 1mm2  |    |
| 構造A | -0.3um 上方 | 45       | 1.06   | 10              | 466              | 421         | 45            | 1760 | 4.7       | 1mm2  | 表2 |
|     | -0.2um 上方 | 45       | 1.13   | 10              | 398              | 350         | 48            | 1678 | 4.0       | 1mm2  |    |
|     | -0.1um 上方 | 45.3     | 1.21   | 12.9            | 314              | 260         | 54            | 1697 | 4.1       | 1mm2  |    |
|     | +0.2um 下方 | 45.2     | 1.36   | 909             | 252              | 149         | 103           | 1724 | 152.7     | 1mm2  |    |
|     | +0.1um 下方 | 45       | 1.3    | 122             | 185              | 116         | 69            | 1781 | 22.6      | 1mm2  |    |
|     | 0         | 45       | 1.23   | 16.1            | 228              | 173         | 55            | 1786 | 3.7       | 1mm2  |    |
|     | 接合位置      | 耐圧       | vth    | Ron             | Cout             | Cgd         | Cds           | Cgg  | *R × Cout | FET面積 |    |

8


【図10】









【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】



【図23】



【図24】



【書類名】 要約書

【要約】

【課題】 「オン抵抗」や「耐圧」を大幅に劣化させることなく、「寄生容量」 を低下させることにより総合的な性能を改良できるトレンチゲート型の半導体装置を提供することを目的とする。

【解決手段】 第1の主電極と、第2の主電極と、第1導電型の半導体ベース領域(5)と、前記半導体ベース領域を貫通して形成されたトレンチ内に絶縁膜(3))を介して設けられたゲート電極(1)と、前記半導体ベース領域の下に設けられた第2導電型の半導体領域(9)及び第1導電型の半導体領域(10)と、を備えたトレンチゲート型の半導体装置であって、前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部分から伸びる空乏化領域(DP)が前記トレンチに至ることを特徴とする半導体装置を提供する。

【選択図】 図1

## 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝